為什麼選擇CPS的服務
豐富的電路分析交付文件
BrigenOne：
是我們自行開發的軟體，從佈局到電路組件，Cell或Net的雙向交互索引。 同時，還可提供多層高解析度晶圓圖像顯示，元件標尺測量和其他輔助功能。 這些功能非常有助於您了解我們分析的電路。
Editable EDA circuit format：
我們提供與Cadence Composer相容的電路文件。 您可以使用Cadence編輯軟體修改電路或將其轉換為Netlist進行電路模擬。 （CPS的電路分析結果不提供模擬服務）
Circuit Analysis Report on PDF format:
您可以使用BrigenOne或Cadence進行電路瀏覽。 CPS還提供PDF，以分層結構印製電路，允許您在跨平台操作系統中讀取電路分析的結果。
豐富的電路分析經驗，適用於不同的技術領域
每年有100多個電路分析報告，涵蓋幾乎所有技術領域，使我們的電路分析報告可讀性得到客戶的好評。包括RF，AD / DAC，電源管理，記憶體，Serdes，我們已經累積了這個龐大的知識管理庫（KM，Knowledge Management）。通過KM，我們製作電路分析報告的時間大大縮短，我們的客戶能夠以最有效的方式進行產品開發，產品總能以驚人的速度上市。
對於一些專利訴訟客戶來說，這也是一種武器。在專利訴訟過程中，他們也可以有明確的方向提出相關的侵權證據來保護他們的權利。
我們為所有公開的電路分析報告提供搜索系統，允許您輸入關鍵字以找出您需要研究的產品設計技術。
今後，我們還將記錄我們在電路分析過程中引用的專利和論文數據庫參考文獻，以便您可以更深入地研究電路理論。
先進實驗室
取下IC封裝後，芯片出現。因為我們需要逐層捕獲高解析度晶片圖像，我們需要逐層分離每個金屬層及多晶層（Metal and poly Layer）以準備晶片影像拍攝。
IC Delayer可以說是實驗室中最通用的過程。通常，使用兩種方法。一種是使用CMP溶劑加碳化矽，將晶片放入圓盤中，以恆速方式研磨，並研磨金屬層和空隙層（Via）以露出下一個金屬層。另一個是酸洗，用化學溶劑滴在晶片上，並在上述研磨機中研磨，並且設置諸如時間和速度的參數以達到分層的目的。
這兩種方法中的每一種都有其自身的優點和缺點，並且通常需要兩種用途，有時使用離子蝕刻機。
如果遇到不均勻的表面處理或3D封裝，則去層化通常是對去層過程的挑戰。特別是，由於行動設備的普及，許多IC使用小尺吋、3D和SIP多晶片封裝。對於CPS，我們已經克服了這個問題並成功製作了64層3D快閃記憶體。分層，SIP封裝還具有成功挑戰多達10個IC的經驗。因此，客戶可以安全地將委託案交給我們。
先進的芯片圖像採集設備和技術
分離圖層後，我們需要根據不同的製程，成分和線條的密度來確定每層的拍攝倍率。光學顯微鏡（OM，光學顯微鏡）和電子顯微鏡（SEM，表面發射顯微鏡）用於獲取高解度晶片影像。拍攝完成後，將在同一層（拼接）和對齊中縫合數十萬甚至數百萬張照片。挑戰在於，更先進的製程需要使用具有更高放大倍率的顯微鏡，但是具有高放大率的顯微鏡對“去層”的結果往往更加苛刻。因為先進製程的線寬通常很小，所以在去層過程中產生的顆粒愈難以忍受，因為在高倍率顯微鏡下，小顆粒看起來會很大，並且線的方向會很嚴重模糊。下一步電路分析會產生不確定性。因此，在實驗室中重新加工這些過程通常需要付出很多努力和時間。
CPS已完成10多個10nm大面積芯片，並已正式開始接受訂單，並已委託進行10nm電路分析。
高可信度和正確率的電路分析技術
CPS的電路分析以高解析度晶片影像開始，該影像已針對每一層進行縫合和對齊。在此階段，我們需要識別poly和poly stain中的組件類型，並通過via Layer追蹤連接元件並將它們繪製到網表(Netlist)中。此時，元件放置位置與佈局一致，但無法看到架構，並且無法知道功能塊圖（功能方塊圖）。電路分析工程師需要利用其電路知識和佈線來堆疊分層結構，並以Cell的方式表示基本電路單元。最後，每個功能塊之間的信號連接關係以系統級方式表示。
在這個階段，通常是測試電路分析過程和電路分析公司人員素質的關鍵。如果您無法理解塊功能，只需使用序列號鏈接該行和功能塊名稱。讀者需要花費大量額外的精力來闡明電路結構和原理。有時甚至誤導讀者，不能完全達到使用電路分析的效果。
為了使電路分析快速且無差錯，需要大量的電路分析輔助軟件。我們自己的Brigen軟體將自動電路分析提升到一定水準，並幫助工程師避免許多錯誤。
對於讀者而言，CPS為客戶提供BrigenOne軟體，以執行逐層瀏覽，相關線重點顯示，雙向交叉索引佈局和電路元件，線網與佈局的交叉索引以及同時的多層晶片圖像顯示。