表面不平整與 3D 封裝
遇到不均勻的表面處理或 3D 封裝，去層通常是整個流程的挑戰。行動裝置普及之後，小尺寸、3D 與 SiP 多晶片封裝變得很常見。
技術基礎
電路分析的品質，取決於實驗室
電路還原得再仔細，也不可能比它依據的影像更準確。所以去封裝、去層與影像擷取這三關，我們自己做，不外包。
四道製程
每一道都可能是專案卡住的地方。
- 01
去封裝
Decapsulation從晶片與化學試劑的實驗研究出發，對樣品進行開蓋與去封裝。我們有專門的研發團隊自主研發各類濕法藥劑，因應不同的封裝材料。
去封裝：開蓋後的裸晶，含 X-ray 對照 - 02
去除金屬層
Delayering利用 RIE 刻蝕設備對裸片進行反應離子刻蝕，去除晶片表面的二氧化矽、氮化矽等物質，然後為晶片逐層處理。也會視情況使用 CMP 溶劑加碳化矽研磨，或以化學溶劑酸洗後研磨。兩種方法各有優缺，常需並用。
去層：M1–M12 分層晶片影像堆疊 - 03
晶片拍攝
Die imaging以改進的掃描式電子顯微鏡搭配客製化軟體，實現大規模、大範圍及超高速的圖形收集，再由我們自行研發的軟體拼接成完整的晶片影像。拍攝倍率依製程、成分與線路密度逐層決定。
晶片拍攝：SEM 設備實拍 - 04
縱切分析
Cross-section晶片定點縱切、縱向結構 SEM 拍照與尺寸測量。解析先進製程的結構，幫助客戶更準確地判斷製程世代與層結構。
縱切分析：cross-section SEM 含尺寸標註
同一區域，逐層拍攝
這是「去層」實際的樣子——每一層都要重新去除、重新對焦、重新拍攝，而每一層長得完全不一樣。
下面是同一顆晶片、同一塊區域的七層影像。從最上面的 M6 一路往下到多晶矽層，你會看到金屬走線逐層變化，最後露出底下的元件。電路還原就是從這七張（以及更多層）之間比對出來的。
困難樣品的四種類型
去層是實驗室裡最通用、也最容易卡關的一道。
超過 128 層的 3D 快閃記憶體
層數越多，去層的累積誤差越難控制——每一層都可能是整批報廢的那一層。我們目前已在處理超過 128 層的 3D 快閃記憶體。
含 10 顆 IC 的 SiP
SiP 封裝方面，也有成功挑戰多達 10 顆 IC 的經驗。
3nm 製程
目前已完成十餘顆 3nm 製程 IC 的電路分析。2016 年時我們解決的是 16nm 製程的去層。
設備
電路分析流程實際會用到的。
| 設備 | 用途 |
|---|---|
| 掃描式電子顯微鏡 SEM | 分層晶片影像擷取的主力，也用於縱切結構觀察 |
| 聚焦離子束 FIB | 晶片定點切割，製備縱切面供進一步觀察內部結構 |
| 光學顯微鏡 OM | 表面檢視與低倍率影像擷取 |
| 反應離子刻蝕機 RIE | 去除二氧化矽、氮化矽等介電層，逐層處理 |
| CMP 研磨設備 CMP | 化學機械研磨，配合碳化矽以恆速研磨金屬層與介層 |
影像擷取的細節
分層之後，每一層都要重新決定拍攝條件。
分離圖層後，需要依照不同的製程、成分與線路密度來決定每一層的拍攝倍率。同一顆晶片的不同金屬層，條件不會一樣。
收集到的大量圖形，再透過我們自行研發的軟體拼接成完整的晶片影像——這是後續電路還原的唯一依據，也是 BrigenOne 裡你逐層切換看到的那些背景影像。
