架構選擇要有依據
類比 IC 設計裡，架構選錯的代價最高。與其在模擬與投片之間反覆試錯，不如先看一顆已經在市場上活下來的晶片是怎麼解這個問題的。
主力服務
把實體晶片，還原成可驗證的階層化電路圖
從去封裝、逐層剝離、SEM 拍照到階層化電路還原，全程在自己的實驗室完成。你拿到的不是一疊圖檔，是一份能追線、能對照版圖的活資料。
客戶委託電路分析的三種理由
十八年下來，理由幾乎都落在這三種。
把產品推進市場的時間窗
IC 電路複雜，架構與製程往往是整個開發流程裡最難、風險也最高的一段。卡在這裡不只浪費人力，還可能錯過整個產品週期。
掌握競爭對手的實際做法
規格書寫的是結果，不是方法。同級產品用了什麼架構、幾層金屬、哪一個製程節點，只有從實體晶片還原才問得出來——這是技術路線與定價決策的依據。
委託客製化電路分析的八個步驟
每一步都會確認過再往下走，不會做到一半才發現範圍不對。
評估
先確認這顆晶片能做什麼、要做多少。
- 01
樣品與規格書提供
請提供至少一顆樣品，讓我們進行專案評估。若有規格書一併提供，評估會更準。
- 02
專案評估報告
我們產出評估報告，內含晶粒尺寸、製程節點、金屬與多晶矽層數，以及頂層照片。
- 03
指定分析範圍
你可以直接在我們提供的頂層照片上，圈出要做高解析影像擷取或電路分析的範圍。
委託
價格、交期與交付清單，全部白紙黑字。
- 04
要價書（LOA）
依你提出的需求製作報價，含詳細價格說明、工程範圍、交付文件清單、完成天數、付款條件與版權宣告。
- 05
採購單確認
你可以使用正式訂單，或直接在要價書上簽名並支付工程前期預付款。
- 06
工程要求確認
收到採購訂單或簽署完成的 LOA 後，我們提出確切的工程完成日期與交付文件清單。
執行與交付
進了實驗室之後，進度在 Portal 上看得到。
- 07
實驗室與分析作業
去封裝、去層、分層影像擷取、網表提取與階層化電路整理，全部在自己的實驗室進行。
- 08
交付與售後
交付 BrigenOne 專案檔、電路檔與 PDF 報告。後續問題 24 小時內回覆。
範圍可以只做關鍵區塊，也可以做全晶片。不確定要做多大，就從評估報告開始——那份報告本來就是為了讓你決定範圍而存在。
交付項目
同一份分析，三種形式：BrigenOne 供追線與查詢、Cadence 檔可直接修改或轉出 netlist、PDF 供跨平台傳閱。三者出自同一套資料，任一份都能拿去驗證另外兩份。
BrigenOne 專案檔
我們自行開發的電路瀏覽器。從佈局到電路元件、Cell 或 Net 的雙向交互索引，多層高解析晶圓影像顯示，元件標尺測量。免安裝。
Cadence 相容電路檔
與 Cadence Composer 相容的電路文件。你可以用 Cadence 修改電路，或轉成 netlist 進行模擬。（本服務不包含模擬）
階層化 PDF 報告
以分層結構印製電路的 PDF，跨平台可讀。含 die photo、元件摘要與電路架構清單。
平面化電路圖依版圖的物理劃分分塊（按 Guard Ring），並在佈局工程與電路圖中標示對應關係；功能模組之間的連線會連上並正確命名。這是報告可讀性的關鍵，也是客戶最常提到的一點。
分析範圍可只限於關鍵區塊
範圍由你決定，成本也跟著範圍走。
有些客戶只需要確認一個關鍵區塊怎麼做的——例如某顆電源 IC 的保護電路，或某個 ADC 的取樣前端。這種情況做全晶片是浪費。
也有客戶只需要高解析的分層晶片影像，或只要元件辨識與連線標註，不需要完整的電路還原。這些都可以單獨委託。
在評估報告的頂層照片上圈出範圍，是最直接的溝通方式——我們照著圈起來的部分報價。
Memory Array 與 APR（自動佈局繞線）產生的數位電路不列入分析範圍。另外，只做部分範圍時，跨出邊界的連線不會追到範圍之外——電路圖上看得到訊號進出，但邊界外接到哪裡不屬於該次工作。若某條訊號的上下游對你很重要，圈範圍時請一併納入。
品質管制方式
電路分析報告的價值取決於正確率。錯一條線，客戶要花好幾天才找得出來。
- 01
二次提取比對
網表提取階段做兩次，兩次結果逐一比對。必要時在不同背景下重拍晶片影像，各自提取後再對比——同一個誤判很難在兩次獨立提取中重複出現。
- 02
雙層複核
資深工程師組成的品管團隊，在底層整理過程中逐一複核每個電路小模組；所有底層完成後再總驗一次。模組級與全案級各查一輪。
- 03
差錯指南
多位資深工程師合編的底層電路差錯指南，列出常見問題與解法，屬於公司知識管理庫的一部分。新進工程師不必重新踩一次同樣的坑。
- 04
問題追蹤
內部問題追蹤機制將每一個錯誤對應到具體的工程師與案件，可回溯、可統計，也讓差錯指南持續累積。
交付後的提問，24 小時內回覆。
